सेमीकंडक्टर निर्माण उद्योग ने एक नए तकनीकी युग में प्रवेश किया है, जहां दुनिया की प्रमुख फैब्रिकेशन कंपनियां दो नैनोमीटर से छोटे (सब-2nm) सिलिकॉन नोड्स के व्यावसायिक उत्पादन का सत्यापन कर रही हैं। चूंकि ट्रांजिस्टर गेट के आकार को छोटा करने की पारंपरिक प्रक्रिया बुनियादी परमाणु सीमाओं के करीब पहुंच रही है, फाउंड्रीज ने एक दोहरी रणनीति पर काम करना शुरू किया है: पहली, अत्यंत महत्वपूर्ण सिलिकॉन परतों की छपाई के लिए हाई न्यूमेरिकल एपर्चर (High-NA) एक्सट्रीम अल्ट्रावायलेट (EUV) लिथोग्राफी को अपनाना; और दूसरी, आधुनिक कंप्यूटिंग हार्डवेयर में भारी कार्यक्षमता वृद्धि बनाए रखने के लिए मल्टी-डाई एडवांस्ड पैकेजिंग का तेजी से विस्तार करना।

हाई न्यूमेरिकल एपर्चर ईयूवी: परमाणु-स्तरीय पैटर्न बनाना

पिछले सात वर्षों से, उन्नत लॉजिक चिप्स के बड़े पैमाने पर व्यावसायिक उत्पादन का पूरा दारोमदार मानक 0.33 न्यूमेरिकल एपर्चर (NA) वाले एक्सट्रीम अल्ट्रावायलेट लिथोग्राफी स्कैनर्स पर रहा है, जो 13.5 नैनोमीटर की प्रकाश तरंग दैर्ध्य पर कार्य करते हैं। लेकिन जैसे ही फाउंड्रीज 2nm और 1.4nm प्रोसेस नोड्स की ओर बढ़ रही हैं, मानक ईयूवी प्रणालियां अपनी ऑप्टिकल रेजोल्यूशन सीमाओं से टकरा रही हैं। इसके कारण सबसे संकीर्ण मेटल पिचों को प्रिंट करने के लिए अत्यधिक महंगी और उत्पादन क्षमता को प्रभावित करने वाली डबल-पैटर्निंग तकनीकों का सहारा लेना पड़ रहा था।

0.55 एनए एपर्चर वाले अनामोर्फिक ऑप्टिकल डिजाइन से लैस हाई-एनए ईयूवी प्रणालियों की तैनाती से अब केवल आठ नैनोमीटर जितने सूक्ष्म फीचर्स को एकल-एक्सपोजर (सिंगल एक्सपोजर) में प्रिंट करना संभव हो गया है। नीदरलैंड्स के वेल्डहोवेन में एएसएमएल (ASML) द्वारा कार्ल ज़ीस (Carl Zeiss) के विशेष ऑप्टिक्स के सहयोग से निर्मित, इनमें से प्रत्येक विशाल मशीन का वजन एक सौ पचास टन से अधिक है और इसकी कीमत पैंतीस करोड़ डॉलर (लगभग तीन हजार करोड़ रुपये) से भी ज्यादा है। इंटेल, टीएसएमसी और सैमसंग जैसी दिग्गज फाउंड्रीज ने बड़े पैमाने पर औद्योगिक उत्पादन शुरू करने से पहले फोटोरेसिस्ट केमिस्ट्री, पेलीकल की थर्मल सहनशीलता और ओवरले सटीकता को जांचने के लिए पायलट इकाइयां स्थापित की हैं।

ईयूवी प्रकाश स्रोत का भौतिक विज्ञान और चरम तापीय चुनौतियां

चरम पराबैंगनी (EUV) प्रकाश उत्पन्न करना भौतिक विज्ञान की अत्यंत जटिल सीमाओं को छूने जैसा है। स्कैनर के स्रोत कक्ष के भीतर, उच्च-शक्ति वाले कार्बन डाइऑक्साइड (CO2) लेजर प्रति सेकंड पचास हजार बार पल्स छोड़ते हैं। ये लेजर पल्स एक वैक्यूम कक्ष के भीतर गिरती हुई पिघले टिन की सूक्ष्म बूंदों पर सीधे दागे जाते हैं। टिन की प्रत्येक बूंद पर दो बार लेजर प्रहार होता है: पहला प्रहार उसे एक सपाट डिस्क में बदलने के लिए, और दूसरा प्रहार उस धातु को अत्यधिक उच्च तापमान वाले प्लाज्मा में वाष्पीकृत करने के लिए किया जाता है। इस प्रक्रिया से 13.5 नैनोमीटर तरंग दैर्ध्य वाले फोटॉन उत्सर्जित होते हैं।

चूंकि ईयूवी फोटॉन परिवेशी हवा और ऑप्टिकल ग्लास सहित लगभग सभी पदार्थों द्वारा तुरंत अवशोषित कर लिए जाते हैं, इसलिए पूरी ऑप्टिकल प्रणाली को उच्च निर्वात (वैक्यूम) में संचालित किया जाता है। इसमें मोलिब्डेनम और सिलिकॉन की वैकल्पिक परतों से लेपित विशेष ब्रैग दर्पणों (Bragg mirrors) का उपयोग किया जाता है। 0.55 एनए के स्तर पर, लाइट कलेक्टर दर्पणों को परमाणु स्तर की सतह चिकनाई बनाए रखते हुए भारी तापीय भार को सहन करना पड़ता है। ईयूवी प्रकाश को पारदर्शी रूप से गुजरने देने और 1,000 डिग्री सेल्सियस से अधिक तापमान का सामना करने में सक्षम पेलीकल झिल्लियों का विकास फाउंड्रीज के लिए एक निरंतर इंजीनियरिंग प्राथमिकता बना हुआ है ताकि व्यावसायिक उत्पादन क्षमता को सुरक्षित रखा जा सके।

चिपलेट इंटरकनेक्ट और 2.5D पैकेजिंग का उभार

हाई-एनए लिथोग्राफी के आगमन के बावजूद, एक ही विशाल सिलिकॉन टुकड़े (मोनोलिथिक डाई) पर पूरी चिप बनाने की प्रक्रिया अब गंभीर आर्थिक और भौतिक सीमाओं से जूझ रही है। आधुनिक कृत्रिम बुद्धिमत्ता (एआई) एक्सेलेरेटरों और उच्च-प्रदर्शन कंप्यूटिंग के लिए बनाई गई मोनोलिथिक चिप्स अब लगभग आठ सौ वर्ग मिलीमीटर की भौतिक रेटिकल सीमा को छू रही हैं। वेफर पर इतने बड़े आकार की चिप्स बनाने से उनमें खराबी आने की दर बहुत अधिक हो जाती है, जिससे सिलिकॉन की उत्पादन लागत अनियंत्रित रूप से बढ़ जाती है।

इन बाधाओं को पार करने के लिए चिप निर्माताओं ने मॉड्यूलर चिपलेट आर्किटेक्चर को पूरी तरह अपना लिया है। पूरे प्रोसेसर को एक ही विशाल सिलिकॉन टुकड़े पर प्रिंट करने के बजाय, इंजीनियर पूरी प्रणाली को अलग-अलग चिप्स में विभाजित करते हैं: सबसे आधुनिक 2nm नोड पर निर्मित कंप्यूट कोर, अधिक परिपक्व और किफायती नोड्स पर बने इनपुट/आउटपुट नियंत्रक, और सिलिकॉन इंटरपोजर पर बेहद करीब से जुड़ी हाई-बैंडविड्थ मेमोरी (HBM) चिप्स। टीएसएमसी की CoWoS (Chip-on-Wafer-on-Substrate) और इंटेल की EMIB (Embedded Multi-die Interconnect Bridge) जैसी पैकेजिंग तकनीकें सूक्ष्म तांबे के माइक्रो-बम्प्स प्रदान करती हैं, जो एक अखंड सिलिकॉन चिप जैसी ही तीव्र गति और कम विलंबता (लेटेंसी) प्रदान करती हैं।

थर्मल अपव्यय और यांत्रिक विश्वसनीयता

कई उच्च-शक्ति सिलिकॉन चिप्स को एक कॉम्पैक्ट तीन-आयामी (3D) संरचना में जोड़ने से गंभीर तापीय और संरचनात्मक चुनौतियां उत्पन्न होती हैं। कुछ वर्ग सेंटीमीटर के सीमित दायरे में सैकड़ों अरब ट्रांजिस्टर केंद्रित होने से प्रति वर्ग सेंटीमीटर 300 वाट से अधिक तीव्र ताप उत्पन्न होता है। यदि इस ताप को बाहर निकालने के लिए प्रभावी शीतलन प्रणालियां न हों, तो असमान तापीय फैलाव के कारण सोल्डर माइक्रो-बम्प्स टूट सकते हैं और विद्युत संपर्क पूरी तरह कट सकते हैं।

फाउंड्रीज इन समस्याओं का समाधान सीधे चिप पर काम करने वाले लिक्विड कूलिंग सिस्टम, डायमंड कंपोजिट हीट स्प्रेडर्स और उन्नत डाइइलेक्ट्रिक सामग्रियों के जरिए कर रही हैं, जो निरंतर गर्म और ठंडे होने के चक्र में भी अपनी मजबूती बनाए रखती हैं। तैयार मॉड्यूल बाजार में भेजे जाने से पहले उनकी आंतरिक संरचना की जांच के लिए अब पैकेजिंग लाइनों में ध्वनिक माइक्रोस्कोपी और एक्स-रे निरीक्षण प्रणालियों को अनिवार्य रूप से शामिल किया गया है।

सबस्ट्रेट वारपेज और ज्ञात-सटीक-डाई का अर्थशास्त्र

अत्यधिक घनत्व वाली पैकेजिंग में, उत्पादन प्रबंधन के लिए 'नोन-गुड-डाई' (KGD) का सख्त सत्यापन अनिवार्य होता है। यदि पांच अन्य कार्यशील चिप्स वाले एक इंटरपोजर पर एक भी दोषपूर्ण चिपलेट या मेमोरी स्टैक जुड़ जाता है, तो पूरे लाखों रुपये के मॉड्यूल को फेंकना पड़ता है। इसलिए वेफर्स को काटने से पहले ही अत्यधिक उच्च आवृत्तियों पर माइक्रो-प्रोबिंग कार्ड्स के जरिए चिप्स का परीक्षण करना अब सभी उत्पादन चरणों में अनिवार्य बना दिया गया है।

इसके अतिरिक्त, सिलिकॉन डाई, कार्बनिक सबस्ट्रेट्स और एपॉक्सी मोल्डिंग यौगिकों के बीच भिन्न तापीय विस्तार गुणांकों के कारण उत्पादन के दौरान सबस्ट्रेट में मुड़ने (वारपेज) की प्रवृत्ति देखी जाती है। फाउंड्रीज ने कार्बन-फाइबर मिश्र धातुओं से बने कड़े फ्रेम और संतुलित सममित डाई व्यवस्थाओं को विकसित किया है, ताकि मानक रेटिकल आकार से तीन गुना बड़े इंटरपोजर पर भी सूक्ष्म सपाटता बनाए रखी जा सके।

भू-राजनीतिक पूंजी और फाउंड्रीज का वैश्विक विस्तार

हाई-एनए लिथोग्राफी और बड़े पैमाने की एडवांस्ड पैकेजिंग सुविधाओं के लिए आवश्यक भारी पूंजी निवेश ने वैश्विक औद्योगिक नीतियों का चेहरा बदल दिया है। अमेरिका का चिप्स एंड साइंस एक्ट, यूरोपीय चिप्स एक्ट, और जापान तथा दक्षिण कोरिया की सरकारी प्रोत्साहन योजनाओं ने क्षेत्रीय फैब्रिकेशन क्षमताओं को आकर्षित करने के लिए अरबों डॉलर के सरकारी अनुदान दिए हैं। एरिजोना, ओहियो, ड्रेसडेन और कुमामोटो में निर्माणाधीन नई फैब्रिकेशन सुविधाएं पूर्वी एशिया में विनिर्माण के ऐतिहासिक भौगोलिक संकेंद्रण को संतुलित करने के रणनीतिक प्रयासों को दर्शाती हैं।

जैसे-जैसे सेमीकंडक्टर उद्योग दो नैनोमीटर से नीचे की दुनिया में कदम रख रहा है, वैश्विक तकनीकी बढ़त अब केवल इस बात से तय नहीं होती कि सिलिकॉन वेफर पर सबसे छोटा ट्रांजिस्टर कौन प्रिंट कर सकता है। वास्तविक निर्णायक बढ़त अब उन निर्माताओं के पास है जो हाई-एनए फ्रंट-एंड लिथोग्राफी को परिष्कृत मल्टी-डाई पैकेजिंग के साथ सफलतापूर्वक जोड़ सकते हैं, जिससे वैश्विक डिजिटल अर्थव्यवस्था को शक्ति देने के लिए उच्च कम्प्यूटिंग घनत्व, बेहतर ऊर्जा दक्षता और भरोसेमंद उत्पादन क्षमता प्राप्त हो सके।